Driding w PLLs

1. Co powoduje drgnięcie zegara?
2. Co to jest akumulacja jittera?
3. Co to jest funkcja transferu jittera?
4. Co to jest ADC PLL?

Co powoduje drgnięcie zegara?

Dreszcze w sygnałach zegara są zwykle spowodowane hałasem lub innymi zaburzeniami w systemie. Współczynniki przyczyniające się obejmują szum termiczny, zmiany zasilania, warunki ładowania, szum urządzenia i zakłócenia połączone z pobliskich obwodów.

Co to jest akumulacja jittera?

Skumulowany drgania, znany również jako długoterminowy jitter, jest odchyleniem w czasie danej krawędzi zegara od momentu, gdy następuje ta sama krawędź idealnego zegara.

Co to jest funkcja transferu jittera?

Funkcja przenoszenia drgania daje ilość tłumienia jittera, która wystąpi przy określonej częstotliwości przesunięcia. Silnie wpływa na szerokość pasma pętli PLL, na której silnie wpływa filtr pętli dolnoprzepustowego PLL. W związku z tym reakcję PLL na jitter można scharakteryzować jako niskie.

Co to jest ADC PLL?

Pierwszy obwód, konwerter analogowo-cyfrowy („ADC”), wykorzystuje sprzężenie zwrotne do wygenerowania cyfrowego odpowiednika z analogowym napięciem wejściowym. Drugi obwód, pętla blokowana faza („PLL”), wykorzystuje sprzężenie zwrotne do wygenerowania sygnału dopasowanego częstotliwości do sygnału wejściowego-lub do pewnej wielokrotności tej częstotliwości.