Howtosignalprocessing
- Jak działa odzyskiwanie zegara?
- Co to jest obwód odzyskiwania zegara?
- Co to jest CMT w FPGA?
- Jak generować zegar w FPGA?
Jak działa odzyskiwanie zegara?
Jak działa CDR? Blokuje częstotliwość pobieraną z przychodzącego strumienia danych. Aby to zrobić, wykrywa przejścia danych i blokuje VCO (oscylator kontrolowany napięciem) na tę częstotliwość. Ta częstotliwość jest następnie używana podczas generowania przesyłanego strumienia bitów danych.
Co to jest obwód odzyskiwania zegara?
Obwód odzyskiwania zegara dostarcza czas do zablokowanej fazowej pętli (PLL), który z kolei kontroluje zegar odzyskanych informacji w górę, jak krótko opisujemy. Od: Modern Cable Television Technology (Second Edition), 2004.
Co to jest CMT w FPGA?
Zasoby zarządzania zegara FPGA
Na przykład Xilinx używa płytki zarządzania zegara (CMT) lub cyfrowego menedżera zegara (DCM), Intel używa dobrze znanej pętli fazowej (PLL), a Microsemi używa obwodów kondycjonowania zegara. CMB może generować nowe sygnały zegara, wykonując mnożenie i podział zegara.
Jak generować zegar w FPGA?
PLL w FPGA
Zamiast uzyskać dedykowaną zegar do wszystkiego, możesz po prostu wziąć zegar, na przykład częstotliwość fali 50 MHz, a następnie pulsować co jakiś czas na liczbę cykli, aby uzyskać niestandardowy zegar ze zmiennymi częstotliwościami.
